Лабораторна робота № 8
Тема: Исследование работы оперативного запоминающего устройства (ОЗУ )
1. Цель работы.
Изучить работу оперативного запоминающего устройства в режимах записи и считывания информации, исследовать временные параметры этого устройства.
Используемое оборудование и средства: персональный компьютер, среда Multisim 12 .
Краткие теоретические сведения.
Конструктивно любое ОЗУ состоит из двух блоков - матрицы запоминающих элементов и д е шифратора адреса . По технологическим соображениям матрица чаще всего имеет двухкоорд и натную дешифрацию адреса - по строкам и столбцам. На рис.1 показана матрица 16-битного ст а тического ОЗУ.
Матрица состоит из 16 ячеек памяти mem _ i .
Схема элемента матрицы (одной ячейки п а мяти) приведена на рис.2. Каждая ячейка п а мяти адресуется по входам X , Y путём выб о ра дешифраторами адресных линий по стр о кам Ах0…Ах3 и по столбцам Ау0…Ау3. Выбор осуществляется путем подачи по в ы бранным линиям матрицы сигнала лог. «1». При этом в выбранной ячейке памяти сраб а тывает двухвходовой элемент И (U 1 рис.2), подготавливая цепи чтения-записи информ а ции на входных D 10… D 13 или выходных DO0 … DO 3 разрядных шинах.
Разрешающим сигналом для выдачи адреса является CS , который подаётся на вход ра з решения счётчика адреса (Addr _ cnt ) или т а кой же вход дешифраторов, подключённых к выходам счётчика.
Рис. 1. Матрица 16-битного ОЗУ
При записи бита в ячейку памяти (рис. 2) на соответствующей разрядной шине устанавливается 1 или 0, на входе WR /RD устанавливается «1», после стр о бирования счётчика или дешифратора адреса сигналом CS , срабатывают эл е менты 2И U 1, U 2 . Положительный пер е пад сигнала с элемента U 2 поступает на тактовый вход D -триггера U 4 , в резул ь тате чего в нём записывается 1 или 0, в з а висимости от уровня сигнала на его D -входе.
Рис. 2. Схема ячейки памяти mem _ i .
При чтении из ячейки памяти на входе WR / RD устанавливается 0, при этом срабатывают элеме н ты U 1, U 3, U 5 и на вход РАЗРЕШЕНИЕ ВЫХОДА буферного элемента U 6 поступает разреша ю щий сигнал, в результате чего сигнал с Q -выхода D -триггера передаётся на разрядную шину DO 0… DO 3.
Для проверки функционирования ячейки памяти используется генератор слова (рис. 3).
Рис. 3. Лицевая панель генератора слова с установками для схемы
Для исследований режимов работы ОЗУ в лабораторной работе используется микросхема HM-65642/883, которая является ОЗУ статического типа. В отличие от ОЗУ, приведенном на рис.1, имеет объем 8192 x 8-bit ячеек.
Данные для подключения микросхемы HM-65642/883приведены на рис. 4.
Рис. 4. Обозначение выводов микросхемы ОЗУ типа НМ-65642/883.
Управление осуществляется двумя сигналами: G - разрешение выборки, W - разрешение зап и си информ а ции. Адресные входы обозначены А , выходные сигналы обозначаются буквой D .
Порядок выполнения работы.
Експеримент 1 . Исследование ячейки оперативного запоминающего устройства (ОЗУ).
Загрузить программу Multisim 12 из Главного меню.
- Соберите схему, изображенную на рис. 2.
- Изобразите какими должны быть входные и выходные сигналы на элементах И1 И6 при записи, хранении и считывании информации.
- Установите на генераторе слова комбинацию цифр, обеспечивающих запись в ячейку памяти в соответствии с номером варианта двоичной единицы.
- И6.
- Установите на генераторе слова комбинацию цифр, обеспечивающих хранение в упомянутой ячейке памяти двоичной единицы.
- Просмотрите с помощью осциллографа и зарисуйте сигналы на входах и выходах элементов И1 И6.
- Установите на генераторе слова комбинацию цифр, обеспечивающих считывание двоичной единицы с ячейки памяти.
- Просмотрите с помощью осциллографа и зарисуйте сигналы на входах и выходах элементов И1 И6.
Експеримент 2. Исследование матрицы ОЗУ .
- Соберите схему, изображенную на рис. 5.
Рис.5. Схема виртуальной платы с матрицей ОЗУ.
- С помощью клавиш S 1… S 8 задать адреса ячеек области памяти (в соответствии с номером варианта) для считывания содержимого этих ячеек. Результаты записать в виде таблицы:
Адрес Данные
К 0111
К+1 1011
К+2 1101
К+3 1110
- Записать данные с помощью клавиш S 9… S 16 в ячейки ОЗУ в соответствии с номером варианта. Данные индицируются в двоичном коде с помощью светодиодов, а адреса ячеек- с помощью цифровых индикаторов в шестнацатиричном коде.
- Данные, которые записывают в ячейки памяти в соответствии с номером варианта- следующие:
а) бегущий «0»;
б) бегущая «1»;
в) бегущие «00»;
г) бегущие «11»
д) «нарастающий уровень»;
е) «убывающий уровень»;
ж) смена тетрады «11110000»;
з) «чередование» 1010101010.
5. Динамическую индикацию осуществить при переключении клавиш адреса S 1… S 8 на соответствующие выходы счетчика, который переключает адреса ячеек в результате поступления управляющих импульсов с генератора.
6. Исследовать осциллограммы сигналов в режиме считывания данных.
1. Наименование и цель лабораторной работы.
2. Наименование каждого пункта работы, схемы, результаты измерений.
3. Выводы по результатам исследований.
Очень часто в различных применениях требуется хранение информации, которая не изменяется в процессе эксплуатации устройства. Это такая информация как программы в микроконтроллерах, начальные загрузчики (BIOS) в компьютерах, таблицы коэффициентов цифровых фильтров в сигнальных процессорах, и , таблицы синусов и косинусов в NCO и DDS. Практически всегда эта информация не требуется одновременно, поэтому простейшие устройства для запоминания постоянной информации (ПЗУ) можно построить на мультиплексорах. Иногда в переводной литературе постоянные запоминающие устройства называются ROM (read only memory — память доступная только для чтения). Схема такого постоянного запоминающего устройства (ПЗУ) приведена на рисунке 1.
Рисунок 1. Схема постоянного запоминающего устройства (ПЗУ), построенная на мультиплексоре.
В этой схеме построено постоянное запоминающее устройство на восемь одноразрядных ячеек. Запоминание конкретного бита в одноразрядную ячейку производится запайкой провода к источнику питания (запись единицы) или запайкой провода к корпусу (запись нуля). На принципиальных схемах такое устройство обозначается как показано на рисунке 2.
Рисунок 2. Обозначение постоянного запоминающего устройства на принципиальных схемах.
Для того, чтобы увеличить разрядность ячейки памяти ПЗУ эти микросхемы можно соединять параллельно (выходы и записанная информация естественно остаются независимыми). Схема параллельного соединения одноразрядных ПЗУ приведена на рисунке 3.
Рисунок 3. Схема многоразрядного ПЗУ (ROM).
В реальных ПЗУ запись информации производится при помощи последней операции производства микросхемы — металлизации. Металлизация производится при помощи маски, поэтому такие ПЗУ получили название масочных ПЗУ . Еще одно отличие реальных микросхем от упрощенной модели, приведенной выше — это использование кроме мультиплексора еще и . Такое решение позволяет превратить одномерную запоминающую структуру в двухмерную и, тем самым, существенно сократить объем схемы дешифратора, необходимого для работы схемы ПЗУ. Эта ситуация иллюстрируется следующим рисунком:
Рисунок 4. Схема масочного постоянного запоминающего устройства (ROM).
Масочные ПЗУ изображаются на принципиальных схемах как показано на рисунке 5. Адреса ячеек памяти в этой микросхеме подаются на выводы A0 ... A9. Микросхема выбирается сигналом CS. При помощи этого сигнала можно наращивать объем ПЗУ (пример использования сигнала CS приведён при обсуждении ). Чтение микросхемы производится сигналом RD.
Рисунок 5. масочного ПЗУ (ROM) на принципиальных схемах.
Программирование масочного ПЗУ производится на заводе изготовителе, что очень неудобно для мелких и средних серий производства, не говоря уже о стадии разработки устройства. Естественно, что для крупносерийного производства масочные ПЗУ являются самым дешевым видом ПЗУ, и поэтому широко применяются в настоящее время. Для мелких и средних серий производства радиоаппаратуры были разработаны микросхемы, которые можно программировать в специальных устройствах — программаторах. В этих ПЗУ постоянное соединение проводников в запоминающей матрице заменяется плавкими перемычками, изготовленными из поликристаллического кремния. При производстве ПЗУ изготавливаются все перемычки, что эквивалентно записи во все ячейки памяти ПЗУ логических единиц. В процессе программирования ПЗУ на выводы питания и выходы микросхемы подаётся повышенное питание. При этом, если на выход ПЗУ подаётся напряжение питания (логическая единица), то через перемычку ток протекать не будет и перемычка останется неповрежденной. Если же на выход ПЗУ подать низкий уровень напряжения (присоединить к корпусу), то через перемычку запоминающей матрицы будет протекать ток, который испарит ее и при последующем считывании информации из этой ячейки ПЗУ будет считываться логический ноль.
Такие микросхемы называются программируемыми ПЗУ (ППЗУ) или PROM и изображаются на принципиальных схемах как показано на рисунке 6. В качестве примера ППЗУ можно назвать микросхемы 155РЕ3, 556РТ4, 556РТ8 и другие.
Рисунок 6. Условно-графическое обозначение программируемого постоянного запоминающего устройства (PROM) на принципиальных схемах.
Программируемые ПЗУ оказались очень удобны при мелкосерийном и среднесерийном производстве. Однако при разработке радиоэлектронных устройств часто приходится менять записываемую в ПЗУ программу. ППЗУ при этом невозможно использовать повторно, поэтому раз записанное ПЗУ при ошибочной или промежуточной программе приходится выкидывать, что естественно повышает стоимость разработки аппаратуры. Для устранения этого недостатка был разработан еще один вид ПЗУ, который мог бы стираться и программироваться заново.
ПЗУ с ультрафиолетовым стиранием строится на основе запоминающей матрицы построенной на ячейках памяти, внутреннее устройство которой приведено на следующем рисунке:
Рисунок 7. Запоминающая ячейка ПЗУ с ультрафиолетовым и электрическим стиранием.
Ячейка представляет собой МОП транзистор, в котором затвор выполняется из поликристаллического кремния. Затем в процессе изготовления микросхемы этот затвор окисляется и в результате он будет окружен оксидом кремния — диэлектриком с прекрасными изолирующими свойствами. В описанной ячейке при полностью стертом ПЗУ, заряда в плавающем затворе нет, и поэтому транзистор ток не проводит. При программировании ПЗУ, на второй затвор, находящийся над плавающим затвором, подаётся высокое напряжение и в плавающий затвор за счет туннельного эффекта индуцируются заряды. После снятия программирующего напряжения индуцированный заряд остаётся на плавающем затворе, и, следовательно, транзистор остаётся в проводящем состоянии. Заряд на плавающем затворе подобной ячейки может храниться десятки лет.
Структурная схема описанного постоянного запоминающего устройства не отличается от описанного ранее масочного ПЗУ. Единственное отличие — вместо плавкой перемычки используется описанная выше ячейка. Такой вид ПЗУ называется репрограммируемыми постоянными запоминающими устройствами (РПЗУ) или EPROM. В РПЗУ стирание ранее записанной информации осуществляется ультрафиолетовым излучением. Для того, чтобы этот свет мог беспрепятственно проходить к полупроводниковому кристаллу, в корпус микросхемы ПЗУ встраивается окошко из кварцевого стекла.
При облучении микросхемы РПЗУ, изолирующие свойства оксида кремния теряются, накопленный заряд из плавающего затвора стекает в объем полупроводника, и транзистор запоминающей ячейки переходит в закрытое состояние. Время стирания микросхемы РПЗУ колеблется в пределах 10 — 30 минут.
Количество циклов записи — стирания микросхем EPROM находится в диапазоне от 10 до 100 раз, после чего микросхема РПЗУ выходит из строя. Это связано с разрушающим воздействием ультрафиолетового излучения на оксид кремния. В качестве примера микросхем EPROM можно назвать микросхемы 573 серии российского производства, микросхемы серий 27сXXX зарубежного производства. В РПЗУ чаще всего хранятся программы BIOS универсальных компьютеров. РПЗУ изображаются на принципиальных схемах как показано на рисунке 8.
Рисунок 8. Условно-графическое обозначение РПЗУ (EPROM) на принципиальных схемах.
Так так корпуса с кварцевым окошком очень дороги, а также малое количество циклов записи-стирания привели к поиску способов стирания информации из РПЗУ электрическим способом. На этом пути встретилось много трудностей, которые к настоящему времени практически решены. Сейчас достаточно широко распространены микросхемы с электрическим стиранием информации. В качестве запоминающей ячейки в них используются такие же ячейки как и в РПЗУ, но они стираются электрическим потенциалом, поэтому количество циклов записи-стирания для этих микросхем достигает 1000000 раз. Время стирания ячейки памяти в таких ПЗУ уменьшается до 10 мс. Схема управления для электрически стираемых программируемых ПЗУ получилась сложная, поэтому наметилось два направления развития этих микросхем:
- ЕСППЗУ (EEPROM) — электрически стираемое программируемое постоянное запоминающее устройство
- FLASH-ПЗУ
Электрически стираемые ППЗУ (EEPROM) дороже и меньше по объему, но зато позволяют перезаписывать каждую ячейку памяти отдельно. В результате эти микросхемы обладают максимальным количеством циклов записи-стирания. Область применения электрически стираемых ПЗУ — хранение данных, которые не должны стираться при выключении питания. К таким микросхемам относятся отечественные микросхемы 573РР3, 558РР3 и зарубежные микросхемы EEPROM серии 28cXX. Электрически стираемые ПЗУ обозначаются на принципиальных схемах как показано на рисунке 9.
Рисунок 9. Условно-графическое обозначение электрически стираемого постоянного запоминающего устройства (EEPROM) на принципиальных схемах.
В последнее время наметилась тенденция уменьшения габаритов ЭСППЗУ за счет уменьшения количества внешних выводов микросхем. Для этого адрес и данные передаются в микросхему и из микросхемы через последовательный порт. При этом используются два вида последовательных портов — SPI порт и I2C порт (микросхемы 93сXX и 24cXX серий соответственно). Зарубежной серии 24cXX соответствует отечественная серия микросхем 558РРX.
FLASH-ПЗУ отличаются от ЭСППЗУ тем, что стирание производится не каждой ячейки отдельно, а всей микросхемы в целом или блока запоминающей матрицы этой микросхемы, как это делалось в РПЗУ.
Рисунок 10. Условно-графическое обозначение FLASH памяти на принципиальных схемах.
При обращении к постоянному запоминающему устройству сначала необходимо выставить адрес ячейки памяти на шине адреса, а затем произвести операцию чтения из микросхемы. Эта временная диаграмма приведена на рисунке 11.
Рисунок 11. Временные диаграммы сигналов чтения информации из ПЗУ.
На рисунке 11 стрелочками показана последовательность, в которой должны формироваться управляющие сигналы. На этом рисунке RD — это сигнал чтения, A — сигналы выбора адреса ячейки (так как отдельные биты в шине адреса могут принимать разные значения, то показаны пути перехода как в единичное, так и в нулевое состояние), D — выходная информация, считанная из выбранной ячейки ПЗУ.
Литература:
Вместе со статьей "Постоянные запоминающие устройства (ПЗУ)" читают:
http://сайт/digital/SintSxem.php
В микропроцессорных системах используется два вида запоминающих устройств (ЗУ): оперативные (ОЗУ) и постоянные (ПЗУ). В ОЗУ основной режим работы - это запись и считывание информации. Информация все время обновляется, хранится не долго и при выключении аппаратуры теряется. В ПЗУ основной режим работы - только считывание информации. Запись происходит при изготовлении микросхемы или при установке ее в аппаратуру.
Различают разновидности ПЗУ: программируемые (ППЗУ) и репрограммируемые (РПЗУ). Программируемые ПЗУ позволяют пользователю самостоятельно при помощи специальных приспособлений однократно записать информацию в микросхему. Такая запись программ производится обычно после их проверки и отладки. Изменить информацию после ее занесения в микросхему невозможно.
Репрограммируемые ПЗУ позволяют многократно стирать и заново заносить информацию. При этом может использоваться электрическое (ЭРПЗУ) или ультрафиолетовое стирание (РПЗУ - УФ).
В зависимости от способа организации памяти различают статические и динамические ЗУ. Статические ЗУ образованы на основе триггерных ячеек. Динамические ЗУ допускают изменение или передвижение данных при хранении, например, запоминание на конденсаторах, требующее периодического восстановления заряда. Динамические ЗУ не позволяют производить считывание в произвольный момент времени, но они обладают очень высокой плотностью записи информации и малым потреблением электроэнергии.
Для изготовления микросхем памяти используется ТТЛ и МОП технология и их разновидности.
На логических схемах ОЗУ обозначается RAM (динамическое ОЗУ-RAM) - Random Acces Memory - память с произвольной выборкой.
ПЗУ обозначается ROM (ППЗУ – PROM, РПЗУ – RPROM) - Read Only Memory - память только со считыванием.
Статические ОЗУ . Промышленностью выпускается большое количество различных микросхем оперативной памяти в различных сериях интегральных схем: К500, К1500, К537, К541, К565.
В качестве примера рассмотрим широко используемую в качестве статического ОЗУ микросхему К537РУЗ - рис.6.6. Она выполнена по КМОП технологии, но по уровню сигналов стыкуется с микросхемами ТТЛ типа. Объем памяти составляет 4К, т.е. 4096 триггерных ячеек. Время выборки не превышает 0,1 мкс, а время восстановления - 70 нс.
Внутри микросхема содержит матрицу 64 х 64 запоминающих элементов, дешифраторы адреса строк и столбцов, усилители записи и считывания, схему управления. Обозначения входов микросхемы:
А 12-разрядный адрес ячейки памяти;
DO output - выход данных;
DI input-вход данных;
CS выбор микросхемы;
WE установка режима «запись - считывание».
Символ на правом обрезе условного обозначения микросхемы обозначает, что выход имеет третье высокоимпендансное состояние Z . Режим работы микросхемы в зависимости от состояния управляющих сигналов иллюстрируется следующей таблицей:
| CS | WE | Di | DO | Режим |
| Di | Z | Запись | ||
| * | DO | Чтение | ||
| * | * | Z | Хранение |
Символ ◊ обозначает произвольное состояние входа.
Объединяя несколько таких микросхем, можно построить многоразрядное ЗУ на 64К слов.
Динамические ОЗУ содержатся в микросхемах серии К565. Емкость их составляет до 64К. Регенерация происходит через каждые 2 мс. Микросхема имеет 4 режима работы: запись, считывание, хранение, регенерация. Регенерация производится путем обращения к каждой ячейке памяти по сигналу RAS. Естественно, в то время, когда происходит регенерация, запись и считывание информации производить нельзя.
Постоянные ЗУ
служат для хранения программ и другой постоянной информации. Микросхемы этого типа сохраняют информацию при выключении напряжения питания. Строятся на базе матрицы запоминающих элементов ТТЛ или МОП структуры. Запись информации в матрицу происходит одноразово при помощи специально изготавливаемого фотошаблона путем металлизации промежутков между элементами. Такой фотошаблон значительно дороже самой микросхемы и изготавливается при заказе большой партии микросхем. Микросхемы ПЗУ входят в состав серий интегральных схем: К500, 
К541, К568. К596, К1610. На рнс.6.10 приведена схема ПЗУ К568РЕЗ. В микросхеме может быть записана информация объемом 2 14 байт. Считывание нужного байта производится заданием кода адреса и сигнала CS
выбора микросхемы.
Программируемые ПЗУ позволяют, задать состояние ячеек памяти не на заводе-изготовителе микросхем, а самим разработчиком микропроцессорной системы. Программирование микросхем ППЗУ происходит путем пережигания плавких вставок в цепях ячеек памяти от внешнего источника с помощью специального устройства - программатора. Такие ПЗУ входят в состав следующих серий микросхем: К500, К556, К537, К541.
Электрические репрограммируемые ПЗУ позволяют осуществить многократное программирование при сохранении памяти при отключении питания. Память сохраняется за счет сохранения заряда в МОП структуре. Длительность хранения информации в нормальных условиях эксплуатации составляет годы.
Количество циклов перепрограммирования может достигать 10 4 . При этом можно стереть или сменить всю информацию или только выборочно. Микросхемы ЭР ПЗУ входят в состав ряда серий интегральных схем: К505, К558,К1601.
РПЗУ с ультрафиолетовым стиранием наиболее распространены. В них снятие заряда с МОП структуры ячейки памяти происходит при ультрафиолетовом облучении кристалла через окошко в корпусе микросхемы. Облучение производят специальной ультрафиолетовой лампой в течение 30 минут.
Примером РПЗУ-УФ может служить микросхема К573РФ. Число циклов перепрограммирования этой микросхемы не менее 25, а время сохранения информации без электропитания не менее 25 × 10 3 часов.
Микросхемы этого типа требуют защиты от случайного воздействия световых потоков во время эксплуатации.
ЛИТЕРАТУРА
1. Забродин Ю.С. Промышленная электроника. - М.: Высшая школа, 1982
2. Исаков Ю.Л. и Др. Основы промышленной электроники. Библиотека инженера. - К.: Техника, 1976.
3. Горбачев В.Н., Чаплыгин Е.Е. Промышленная электроника. - М.: Высшая школа, 1988.
4. Криютафович А. К., Трнфонюк В.В. Основы промышленной электроники. - М.: Высшая школа, 1985.
5. Руденко B.C., Сенько В.И., Трифонюк В.Р. Основы промышленной электроники. - К.: Высшая школа, 1985.
6. Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1988.
7. Краснопрошнна А.А., Скаржепа В.А., Кравец П.И. Электроника и микросхемотехника. - К.: Вища школа, 1989.
8. Применение интегральных микросхем. Под ред.А.Уильямса. Перевод с англ. - М.: Мир. 19?".
9. Щербаков В.И., Грездов Г.И. Электронные схемы на операционных усилителях. - К.: Техника, 1983.
10. Гранитов В.И. Физика полупроводников и полупроводниковые приборы. - М.: Советское радио, 1977.
11. Самофалов К.Г., Викторов О.В., Кузняк А.К. Микропроцессоры. Библиотека
инженера.-К.: Техника, 1986.
12.МирскиП Г.Я, Микропроцессоры в измерительных приборах. - М.: Радио и связь. 1984.
13. Вершинин О.Е. Применение микропроцессоров для автоматизации технологических процессов. - Л.: Энергоатомнздат, 1986.
|
МИНИСТЕРСТВО образования и науки Российской Федерации
ФЕДЕРАЛЬНОЕ Государственное БЮДЖЕТНОЕ образовательное учреждение
высшего профессионального образования
тюменский государственный нефтегазовый университет
институт кибернетики, информатики и связи
КУРСОВАЯ РАБОТА
Построение внутренней памяти процессорной системы
по дисциплине: «Вычислительная техника»
Техническое задание
Вариант – 6
Построить внутреннюю память процессорной системы, состоящую из ПЗУ и статического ОЗУ.
Разрядность ША – 20 , ШД – 8 .
Адреса, покрываемые ПЗУ - 00000-03FFF
Адреса, покрываемые ОЗУ – 80000-9FFFF
Емкость микросхемы ПЗУ - 16K*8
Емкость микросхемы ОЗУ - 64K*4
Введение……………………………………………………………………4
1 Теоритическая часть
1.1 Общая структура МПС…………………………………………………5
1.2 Подсистема памяти МПС………………………………………………7
1.3 Устройства памяти……………………………………………………...9
1.4 Статические ОЗУ. Принципы построения…………………………...11
1.5 Принцип записи/чтения информации………………………………...13
1.6 Построение пространства памяти заданного объема………………..14
2 Практическая часть
2.1 Определение емкости ПЗУ и ОЗУ...…………………………………16
2.2 Структура ПЗУ и ОЗУ……………………………………………........19
2.3 Общая структура памяти……………………………………………...20
Заключение…………………………….……………………………………21
Список литературы…………………………………………………………22
Введение
Информация, циркулирующая в вычислительной системе, хранится в памяти. Основными критериями оценки запоминающего устройства являются показатели емкости, быстродействия и потребляемой мощности.
Компьютерная память обеспечивает поддержку одной из наиважнейшей функций современного компьютера – способность длительного хранения информации.
В зависимости от места нахождения в вычислительной системе память подразделяют на внутреннюю (оперативную, сверхоперативную и постоянную) и внешнюю (различные накопители).
В теоретической части данной работы рассмотрена компьютерная память, ее виды и классификации, в практической части – осуществлено построение внутренней памяти процессорной системы.
В конце работы сделано заключение и приведен список использованной литературы.
1.1 Общая структура МПС
Микропроцессор (МП) – центральная часть любой микропроцессорной системы (МПС) – включает в себя арифметико-логическое устройство (АЛУ) и центральное управляющее устройство (ЦУУ), реализующее командный цикл. МП может функционировать только в составе МПС, включающей в себя, кроме МП, память, устройства ввода/вывода, вспомогательные схемы (тактовый генератор, контроллеры прерываний и прямого доступа к памяти (ПДП), шинные формирователи, регистры-защелки и др.
В любой МПС можно выделить следующие основные части (подсистемы):
внешние устройства (внешние ЗУ + устройства ввода/вывода);
подсистему прерываний;
подсистему прямого доступа в память.
процессорный модуль;
Рисунок 1 – Структура МПС с интерфейсом "Общая шина"
Связь между процессором и другими устройствами МПС может осуществляться по принципам радиальных связей, общей шины или комбинированным способом. В однопроцессорных МПС, особенно 8- и 16-разрядных, наибольшее распространение получил принцип связи "Общая шина", при котором все устройства подключаются к интерфейсу одинаковым образом (Рисунок 1).
Все сигналы интерфейса делятся на три основные группы – данных, адреса и управления. Многочисленные разновидности интерфейсов "Общая шина" обеспечивают передачу по раздельным или мультиплексированным линиям (шинам). Например, интерфейс Microbus, с которым работают большинство 8-разрядных МПС на базе i8080, передает адрес и данные по раздельным шинам, но некоторые управляющие сигналы передаются по шине данных. Интерфейс Q-bus, используемый в микро-ЭВМ фирмы DEC (отечественный аналог – микропроцессоры серии К1801) имеет мультиплексированную шину адреса/данных, по которой эта информация передается с разделением во времени. Естественно, что при наличии мультиплексированной шины в состав линий управления необходимо включать специальный сигнал, идентифицирующий тип информации на шине.
Обмен информацией по интерфейсу производится между двумя устройствами, одно из которых является активным, а другое – пассивным. Активное устройство формирует адреса пассивных устройств и управляющие сигналы. Активным устройством выступает, как правило, процессор, а пассивным – всегда память и некоторые ВУ. Однако иногда быстродействующие ВУ могут выступать в качестве задатчика (активного устройства) на интерфейсе, управляя обменом с памятью.
Концепция "Общей шины" предполагает, что обращения ко всем устройствам МПС производится в едином адресном пространстве, однако, в целях расширения числа адресуемых объектов, в некоторых системах искусственно разделяют адресные пространства памяти и ВУ, а иногда даже и памяти программ и памяти данных.
12 Подсистема памяти МПС
Распределение адресного пространства.
Объем адресного пространства МПС с интерфейсом "Общая шина" определяется главным образом разрядностью шины адреса и, кроме того, номенклатурой управляющих сигналов интерфейса. Управляющие сигналы могут определять тип объекта, к которому производится обращение (ОЗУ, ВУ, стек, специализированные ПЗУ и др.). В случае если МП не выдает сигналов, идентифицирующих пассивное устройство (или они не используются в МПС), – для селекции используются только адресные линии. Число адресуемых объектов составляет в этом случае 2 k , где k - разрядность шины адреса. Будем называть такое адресное пространство "единым". Иногда говорят, что ВУ в едином адресном пространстве "отображены на память", т.е. адреса ВУ занимают адреса ячеек памяти. Пример организации селекции устройств в едином адресном пространстве МПС на базе i8080 и распределение адресного пространства показаны на рисунке 2 и рисунке 3 соответственно.
Рисунок 2 – Структура единого адресного пространства
Рисунок 3 – Пример распределения единого адресного пространства
При небольших объемах памяти в МПС целесообразно использовать некоторые адресные линии непосредственно в качестве селектирующих (Рисунок 4), что позволяет уменьшить объем оборудования МПС за счет исключения селектора адреса. При этом, однако, адресное пространство используется крайне неэффективно.
При использовании информации о типе устройства, к которому идет обращение, можно одни и те же адреса назначать для разных устройств, осуществляя селекцию с помощью управляющих сигналов.
Так, большинство МП выдают в той или иной форме информацию о типе обращения. В результате в большинстве интерфейсов присутствуют отдельные управляющие линии для обращения к памяти и вводу/ выводу, реже - стеку или специализированному ПЗУ. В результате суммарный объем адресного пространства МПС может превышать величину 2 k .
Рисунок 4 – Использование адресных линий для прямой селекции устройств
1.3 Устройства памяти
Устройства памяти микропроцессорной системы (МПС) могут быть внешними (винчестер, дисковод, CD-ROM и т.д.) и внутренними (ОЗУ, ПЗУ).
В данной курсовой работе рассматривается внутренняя память МПС, которая может быть:
постоянной (ROM) или ПЗУ,
оперативной (RAM) или ОЗУ.
В свою очередь ПЗУ по способу записи/перезаписи информации различаются следующим образом.
ПЗУ – постоянные запоминающие устройства, в основу которых положены диодные матрицы. Матрицы прожигаются на заводе-изготовителе, пользователь ничего изменить не может (рисунок 5). При подаче U > U доп диод сгорает, остается перемычка; при сгоревшем диоде U узла = 0; при функционирующем диоде U узла = 1
ППЗУ – перепрограммируемые ПЗУ (матрицы поставляются пользователю с уровнем 1 во всех узлах, пользователь может только один раз прожечь матрицу по своей программе).
РПЗУ – репрограммируемые (т.е. многократно программируемые) ПЗУ.
Рисунок 5 – Элемент диодной матрицы.
По способу стирания информации РПЗУ могут быть: ультрафиолетовыми и электрическими.
Оперативные запоминающие устройства ОЗУ могут быть: динамическими (DRAM) и статическими (SRAM).
В динамических ОЗУ, построенных на МОП-транзисторных ячейках с дополнительной емкостью, информация после считывания пропадает, поэтому требуется ее регенерация (восстановление), а значит, такие ОЗУ при своей очевидной дешевизне имеют низкое быстродействие.
Статические ОЗУ, построенные на триггерных ячейках, хранят информацию после считывания и регенерации не требуют, имеют высокое быстродействие, хотя и существенно дороже динамических ОЗУ.
Современные схемы ОЗУ сочетают в себе обе технологии (SDRAM).
1.4 Статические ОЗУ. Принципы построения
Рисунок 6 – Микросхема статической памяти
Шина адреса (рисунок 6) подключается к микросхеме памяти по N адресным входам: A 0 – A N –1 .
Шина данных подключается по входам/выходам D, количество которых зависит от того, сколько матриц размещено в кристалле.
CS – вход выборки кристалла, управляет подключением буфера данных к шине.
– вход запись/чтения, определяет подключение входного или выходного буфера данных к шине данных.
Рассмотрим принцип выбора ячейки памяти по адресу.
Входы адресной шины подключаются к дешифраторам (DC) строки и столбца матрицы. Предположим, что к микросхеме подключается четыре адресных линии (А 0 – А 3), причем линии А 0 , А 1 подаются на DC строки, а линии А 2 , А 3 – на DC столбца.
Рисунок 7– Выбор ячейки по адресу: а – триггера; б – элемента матрицы
Предположим, что на адресных входах указан адрес 9, т.е. 1001.
Таким образом, DC строки по А 0 =1, А 1 =0 установит 1 на выходе 1, а DC столбца по А 2 =0, А 3 =1 установит 1 на выходе 2.
Во всех узлах матрицы расположены триггеры. Вход синхронизации триггера и его выход на общую для данной матрицы линию данных подключаются, как показано на рисунке 7, а.
Очевидно, что функционировать будет только тот триггер, у которого на входы элемента И от DC строки и DC столбца попадут 1.
В нашем случае будет выбран элемент матрицы, обведенный в кружок (рисунок 7, б).
1.5 Принцип записи/чтения информации
Инициализируем элемент матрицы, подав адрес на адресные входы. Теперь покажем, как будет происходить процесс записи/чтения данных. Заметим, что каждая матрица имеет один общий провод данных, т.е. каждый разряд данных записан в своей матрице. Адресация таких матриц производится параллельно.
Рассмотрим обращение к одному разряду данных. Только при подаче на вход CS уровня 0 (рис. 8) на выходе управляющих схем буферов чтения и записи может появиться 1. Причем на выходе управления буфером записи 1 появится при 0 на входе , а на выходе управления буфером чтения – при 1 на .
Рисунок 8 – Функции входов CS и
1.6 Построение пространства памяти заданного объема
Из микросхем SRAM небольшой емкости можно составить память любого заданного объема. Предположим, что в нашем распоряжении есть микросхемы SRAM емкостью 256×4. Необходимо составить память устройства емкостью 1 Кбайт или 1К×8. Схема 256×4 имеет 4 матрицы по 256 ячеек (256 = 2 8), т.е. схема имеет 8 адресных входов.
Рисунок 9 – Микросхема памяти 256×4
Для того чтобы обеспечить чтение/запись байта информации, надо добавить еще 4 матрицы внешним соединением (т.е. объединить 2 микросхемы).
Получим эквивалентную схему, позволяющую хранить 256 байт информации.
Для построения памяти на 1 Кбайт необходимо 4 таких схемы:
1К = 2 10 ; 2 10 / 2 8 = 2 2 = 4.
Рисунок 10 – Получение эквивалентной схемы 256×8
Доступ к такой памяти осуществляется по 10 адресным линиям (1К = 2 10): непосредственно к схеме подключаются 8 адресных линий, а 2 – к дешифратору, с помощью которого выбирается одно из 4 направлений.
Общая схема памяти (рисунок 11) составлена из эквивалентных схем (рисунок 10), исходная микросхема представлена на рисунке 9.
Рисунок 11 – Схема оперативной статической памяти объемом 1Кбайт
2.1 Практическая часть
Построить внутреннюю память процессорной системы, состоящую из ПЗУ и статического ОЗУ. Процессорная система работает в реальном режиме.
Разрядность ША - 20, ШД - 8.
|
от 00000 до 03FFF |
от 80000 до 9FFFF |
Определение емкости ПЗУ и ОЗУ
По полученному диапазону адресов определим емкость ПЗУ и ОЗУ.
Определим количество изменяющихся разрядов и запишем адрес в двоичном коде.
ПЗУ от 00000 до 03FFF
Начальный адрес: 00000000000000000000 2 .
Конечный адрес: 00000011111111111111 2 .
Изменились 14 разрядов, значит, емкость ПЗУ - 2 14 .
Для 8-разрядной шины данных емкость ПЗУ 2 14 *8:
2 14 = 2 10 *2 4 ,
2 10 = 1К - килобайт, таким образом, емкость ПЗУ равна 16К*8.
ОЗУ от 80000 до 9FFFF
Начальный адрес: 10000000000000000000 2 .
Конечный адрес: 10011111111111111111 2 .
Изменилось 17 разрядов.
Для 8-разрядной шины данных емкость ОЗУ равна:
2 17 = 2 10 *2 7
2 10 = 1К - килобайт, таким образом, емкость ОЗУ равна 128К*8.
Для изображения схемы необходимо определить емкости микросхем ОЗУ и ПЗУ. ПЗУ имеет емкость 16К*8 (рис. 1), а ОЗУ - 64К*4 (рис. 2).Таким образом, схема ПЗУ имеет 14 адресных входов 16К = 2 14 , восемь вход/ выход данных и вход CS (выборки кристалла). Схема ОЗУ имеет 17 адресных входов 128К= 2 17 , четыре вход/выход данных, входы CS и
Рисунок 1 - Микросхема ПЗУ 16К*8
Рисунок 2 - Микросхема ОЗУ 64К*4
Структура ПЗУ
Емкость ПЗУ - 16К*8. Емкость микросхемы 16К*8, значит, для получения нужной емкости ПЗУ построить одну микросхему (рис. 3).
Рисунок3 - Структура ПЗУ 16К*8
Структура ОЗУ
Емкость ОЗУ 128К*8, емкость микросхемы 64К*4, значит, для построения такого ОЗУ необходимо построить 2 микросхемы.
Рисунок 4 - Структура ОЗУ 128К*8
Общая структура памяти
По заданию начальные адреса ПЗУ и ОЗУ следующие:
ПЗУ (00000 – 00000000000000000000 2),
ОЗУ (80000 –10000000000000000000 2).
По состоянию разрядов: А19, А18 - 00 работает ПЗУ, а по состоянию А19, А18 - 01 работает ОЗУ. С помощью простейшей логики можно
построить дешифратор направлений ПЗУ/ОЗУ (рис. 5).
Рисунок 5 - Дешифратор направлений ПЗУ-ОЗУ
Рисунок 6 - Общая структура проектируемой памяти
Заключение
В данной курсовой работе была осуществлена задача разработки блока внутренней памяти процессорной системы, состоящую из ПЗУ и статического ОЗУ. Были описаны в аналитическом, структурном и расчетно-графическом виде все необходимые узлы и элементы.
При расчете данной курсовой работы использовались математические и графические пакеты, такие как:
Список литературы
1 Угрюмов Е.П. Цифровая схемотехника. СПб: БХВ-СПб, 2000.
2 Большие интегральные микросхемы запоминающих устройств: справочник. М.: Радио и связь, 1990.
Постоянное запоминающее устройство (ПЗУ, ROM), которое еще называют встроенной программой, представляет собой интегральную микросхему, при изготовлении запрограммированную определенными данными. ПЗУ используются не только в компьютерах, но и в большинстве других электронных устройств.
Прежде чем говорить о конкретных типах современных микросхем памяти, надо немного вспомнить прошлое и разобраться в основных принципах работы электронной памяти и особенностях ее адресации.
Компьютеры, в отличие от людей, которые пользуются десятичной системой счисления, используют двоичную арифметику, т. е. в любом разряде машинного числа может находиться либо "0" -- нет, либо "1" -- да. Соответственно, и каждая ячейка электронной памяти компьютера должна запоминать одно из двух значений -- 0 или 1. Самое простое запоминающее устройство -- это набор тумблеров или реле, которые замыкают или размыкают электрическую цепь. Если вспомнить, то старинные вычислительные машины как раз использовали для оперативной памяти реле, а в качестве ПЗУ применялись обычные тумблеры (и это не удивительно, т. к. даже мини-ЭВМ 80-х годов прошлого века имели панель с набором тумблеров для ввода команд).
Развитие полупроводниковых технологий привело к тому, что для электронной памяти персонального компьютера в большинстве случаев используются кремниевые интегральные микросхемы. А минимальная ячейка памяти в микросхеме -- это триггер, который в самом простейшем случае собирается на двух транзисторах. Но поскольку для управления триггером требуются цепи управления, то элементарная запоминающая ячейка современной статической памяти, которая применяется, в частности, для кэш-памяти, содержит иногда до десятка транзисторов. Для примера на рис. 12 показана схема ячейки памяти КМОП-микросхемы. В ней из шести КМОП-транзисторов только транзисторы V3 и V5 отвечают за хранение информации, а остальные используются по другому назначению.
Так как в современном компьютере применяются микросхемы, содержащие сотни тысяч ячеек, то для упрощения управления запоминающие ячейки группируются в квадратные матрицы. Для обращения к конкретной ячейке памяти используется адрес, формируемый из номера строки и столбца (рис. 13). Как только на шинах столбцов и строк будет установлен правильный адрес нужной ячейки, на выходе матрицы появится напряжение, соответствующее информации, записанной в ячейку памяти. Заметим, что такой принцип адресации используется и для чтения или записи байта в оперативной памяти, но при этом за каждый разряд байта или слова отвечает своя запоминающая матрица, которая, чаще всего, находится в отдельной микросхеме.
Для записи информации в конкретную ячейку микросхемы предназначен всего один вывод. Когда на шине адреса установится нужный адрес ячейки памяти, то, хотя сигнал записи будет подан на все ячейки, запись произойдет только в ту ячейку, которая будет в данный момент выбрана (адресована).
Рисунок 12. Схема ячейки памяти КМОП-микросхемы
Принцип записи и чтения ячеек памяти в запоминающей матрице хорошо иллюстрируется на примере ферритовой памяти (рис. 14). На заре компьютерной эры она представляла собой небольшие ферритовые колечки, находящиеся в узелках проволочной сетки. Чтобы сформировать сигнал чтения и записи, через все колечки продевался отдельный провод. Заметим, что для записи "1" и "0" использовалось свойство ферромагнетиков перемагничи-ваться под действием электрического тока. Самые маленькие ферритовые колечки были диаметром всего около 1 мм. С появлением полупроводниковых микросхем памяти о ферритовой памяти надолго забыли, но совсем недавно появились микросхемы FeRAM, в которых сочетается кремниевая технология производства микросхем и свойство ферромагнитных материалов изменять свое сопротивление в зависимости от приложенного магнитного поля.
Процессоры имеют шину данных, кратную 8 разрядам, например, 8, 16, 32 или 64. В старых персональных компьютерах электронная память собиралась из микросхем, имеющих, например 64, 128, 256 и т. д. ячеек. На системных платах персональных компьютеров IBM PC можно было увидеть ряды микросхем памяти, занимающих там слишком много места. Чтобы уменьшить количество микросхем и упростить их электрические соединения друг с другом, на одном кремниевом кристалле стали создавать несколько отдельных матриц запоминающих ячеек. Наиболее популярными оказались варианты, когда микросхема памяти имеет разрядность равную 4 и 8, что позволило уменьшить количество корпусов на плате.
Рисунок 13
В документации и прайс-листах на микросхемы памяти всегда указывается не только общий ее объем, но и как организованы ячейки памяти. Например, ниже приводятся строчки из прайс-листа на микросхемы динамической памяти DDR и SDRAM:
· DDR 256Mb, 32Мх8, 266MHz;
· DDR 128Mb, 1бМх8, 266MHz;
· SDRAM 256Mb, 32Mx8, 133MHz;
· SDRAM 128Mb, 16Mx8, 133MHz.
Рисунок 14. Принцип записи и чтения ячеек памяти в запоминающей матрице
Заметьте, что в начале идет условное обозначения типа микросхемы, а в конце указывается максимальная тактовая частота шины, на которой они могут работать. Объем памяти в микросхеме указывается в двух вариантах: 256Mb -- общее количество ячеек памяти в микросхеме; 32Мх8 -- это обозначение показывает, что на каждый разряд приходится по 32 Мбайт (также используется термин "глубина адресного пространства", от англ, address depth). Если умножить 32 Мбайт на 8, то получается 256 Мбайт
